# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月20日

出 願 番 号

Application Number:

特願2002-275787

[ST.10/C]:

[JP2002-275787]

出 願 人
Applicant(s):

沖電気工業株式会社

株式会社 沖マイクロデザイン

2003年 6月26日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 KA003862

【提出日】 平成14年 9月20日

【あて先】 特許庁長官 太田 信一郎 殿

【国際特許分類】 G06F 3/00

【発明者】

【住所又は居所】 宮崎県宮崎郡清武町大字木原7083番地 株式会社

沖マイクロデザイン内

【氏名】 田辺 弘久

【発明者】

【住所又は居所】 宮崎県宮崎郡清武町大字木原7083番地 株式会社

沖マイクロデザイン内

【氏名】 福▲富▼ 譲二

【発明者】

【住所又は居所】 宮崎県宮崎郡清武町大字木原7083番地 株式会社

沖マイクロデザイン内

【氏名】 小田口 宏史

【発明者】

【住所又は居所】 宮崎県宮崎郡清武町大字木原7083番地 株式会社

沖マイクロデザイン内

【氏名】 平塚 真史

【特許出願人】

【識別番号】 000000295

【氏名又は名称】 沖電気工業株式会社

【特許出願人】

【識別番号】 591049893

【氏名又は名称】 株式会社 沖マイクロデザイン

【代理人】

【識別番号】 100086807

【弁理士】

【氏名又は名称】 柿本 恭成

【手数料の表示】

【予納台帳番号】 007412

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9001054

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 インタフェース回路

【特許請求の範囲】

【請求項1】 マスタ側として設定された第1の装置とスレーブ側として設定された第2の装置のそれぞれに設けられ、マスタ側から出力される制御信号に基づいて該第1及び第2の装置間で相互に直列データ通信を行うインタフェース回路であって、

動作許可信号が与えられたときにデータ通信用の第1のクロック信号を生成する第1の発振回路と、

前記第1のクロック信号が与えられたときに相手側の装置との間で直列データ 通信を行う通信機能部と、

前記第1のクロック信号よりも低い周波数の第2のクロック信号を発振する第 2の発振回路と、

前記第2のクロック信号に基づいて前記制御信号を検出し、該制御信号によってデータ通信状態が指定された時に前記動作許可信号を出力する検出部とを、

備えたことを特徴とするインタフェース回路。

【請求項2】 前記第1の発振回路は水晶発振器で構成し、前記第2の発振 回路はCR発振器で構成したことを特徴とする請求項1記載のインタフェース回 路。

【請求項3】 前記検出部は、前記第2のクロック信号に同期して前記制御信号をシフトして保持するシフトレジスタと、このシフトレジスタに保持された該制御信号の論理和と論理積に従って、該制御信号に含まれる雑音成分を除去するノイズ除去回路とを有することを特徴とする請求項1または2記載のインタフェース回路。

【請求項4】 マスタ側として設定された第1の装置とスレーブ側として設定された第2の装置のそれぞれに設けられ、マスタ側から出力される制御信号に基づいて該第1及び第2の装置間で相互に直列データ通信を行うインタフェース回路であって、

動作許可信号が与えられたときにデータ通信用のクロック信号を生成する発振



前記クロック信号が与えられたときに相手側の装置との間で直列データ通信を行う通信機能部と、

前記制御信号を監視して変化があったときに検出信号を出力する検出部と、 前記検出信号に基づいて前記動作許可信号の制御を行う処理制御部とを、 備えたことを特徴とするインタフェース回路。

【請求項5】 前記検出部は、前記制御信号の立ち上がりまたは立ち下がりのタイミングでセットされる第1のフリップフロップと、該第1のフリップフロップの出力信号を保持する第2のフリップフロップと、該第2のフリップフロップの出力信号を所定時間だけ遅延させる遅延ゲートと、該遅延ゲートの出力信号と該第1のフリップフロップの出力信号を比較して変化を検出する比較回路とを有することを特徴とする請求項4記載のインタフェース回路。

【請求項6】 前記検出部は、前記処理制御部から前記制御信号の状態に応じて与えられた期待値を保持するレジスタと、前記レジスタに保持された期待値と前記制御信号とを比較して、その比較結果に基づいて前記検出信号を出力する比較回路とを有し、

前記処理制御部は、前記検出信号に応じて前記動作許可信号の制御を行うと共 に、該検出信号に応じて前記検出部のレジスタの値を次の制御信号に対する期待 値に書き替えるように構成したことを特徴とする請求項4記載のインタフェース 回路。

【請求項7】 前記検出部は、前記処理制御部から前記制御信号の状態に応じて与えられる期待値を前記クロック信号に同期して保持するレジスタと、前記レジスタに保持された期待値と前記制御信号とを比較して、その比較結果に基づいて前記検出信号を出力する比較回路とを有し、

前記処理制御部は、前記検出信号に応じて前記動作許可信号の制御を行うと共 に、該検出信号に応じて前記検出部のレジスタに次の制御信号に対する期待値を 与えるように構成したことを特徴とする請求項4記載のインタフェース回路。

【請求項8】 前記検出部は、前記制御信号中に含まれる短いパルス幅の雑音成分を除去するノイズ除去回路を有することを特徴とする請求項6または7記

載のインタフェース回路。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

[0002]

本発明は、OTG (On-The-Go)機能を有するUSB (Universal Serial Bus)インタフェース回路、特にその低消費電力化技術に関するものである。

[0003]

【従来の技術】

USBのOTG機能は、従来のUSB規格では必要不可欠であったホストコンピュータを省略して、周辺機器同士で1対1の直列データ通信を行うための機能である。

[0004]

OTG機能を有するUSBでは、相互にデータ通信を行う2つの周辺機器同士が、D+, D-, VBUS, GNDの4つの信号線を有するケーブルを介して接続される。ケーブルの両端のプラグには、更にID端子が設けられており、一方のプラグ内でID端子がGND信号に接続され、他方のプラグ内のID端子は無接続となっている。各周辺機器は、差し込まれたプラグのID端子がGND信号に接続されていればマスタとして動作し、無接続であればスレーブとして動作するようになっている。

[0005]

OTG機能を有するUSBでは、VBUS信号を利用して周辺機器の低消費電力化を可能としている。即ち、マスタとして設定された周辺機器は、D+, Dー信号によって周辺機器同士でデータ通信を行う期間、VBUS信号を"H"レベルに駆動し、通信が不要になったときに、VBUS信号を"L"レベルにする。従って、VBUS信号が"L"のときは通信を実行する必要がないので、通信機能に関連する大部分のロジック回路を停止して、低消費電力モードに移行することができる。

[0006]

但し、低消費電力モードにおいても、ID信号とVBUS信号の変化を検出する検出回路を起動させておき、これらの信号の変化を検出した時に、通信機能やマスタ/スレーブ切替機能等のロジック回路を再起動させる必要がある。

[0007]

従来のOTG機能を有するUSBインタフェース回路では、マスタ発振器で生成されたクロック信号を分周回路で分周して低周波クロックを生成し、この低周波クロックに基づいてID信号とVBUS信号の変化の有無を周期的に検出するように構成している。そして、信号の変化が検出されたときに、マスタ発振器のクロック信号をロジック回路に供給し、低消費電力モードから抜けるようにしている。なお、USBインタフェース回路ではないが、例えば、特許文献1、2には、低消費電力モードと通常動作モードの切り替えに、同様の構成を用いたものが記載されている。

[0008]

【特許文献1】

特開2001-211276号公報

【特許文献2】

特開2002-152439号公報

[0009]

【発明が解決しようとする課題】

しかしながら、従来のOTG機能を有するUSBインタフェース回路では、次のような課題があった。

[0010]

即ち、信号の変化を検出するために、マスタ発振器と分周回路を常に動作させておく必要がある。マスタ発振器のクロック信号は、USB規格によって周波数48MHz、精度500ppmと規定されており、マスタ発振器自体の消費電力が大きいと共に、このクロック信号を分周する分周器の消費電力も大きくなり、低消費電力化に限界があった。

[0011]

【課題を解決するための手段】

前記課題を解決するために、本発明の請求項1~3に係る発明は、マスタ側として設定された第1の装置とスレーブ側として設定された第2の装置のそれぞれに設けられて、マスタ側から出力される制御信号に基づいてこの第1と第2の装置間で相互に直列データ通信を行うインタフェース回路を、動作許可信号が与えられたときにデータ通信用の第1のクロック信号を生成する第1の発振回路と、第1のクロック信号が与えられたときに相手側の装置との間で直列データ通信を行う通信機能部と、第1のクロック信号よりも低い周波数の第2のクロック信号を発振する第2の発振回路と、第2のクロック信号に基づいて前記制御信号を検出し、該制御信号によってデータ通信状態が指定された時に前記動作許可信号を出力する検出部とで構成している。

[0012]

これにより、次のような作用が行われる。

#### [0013]

例えば、CR発振器で構成された第2の発振回路によって低周波の第2のクロック信号が常時生成され、検出部に与えられる。検出部では、第2のクロック信号に従って制御信号の検出が行われ、データ通信状態が指定された時に、検出部から第1の発振回路に動作許可信号が出力される。第1の発振回路では、例えば水晶発振器によって、通信用の高周波の第1のクロック信号が生成され、通信機能部に与えられる。これにより、相手側の装置との間で、相互にデータ通信が行われる。

#### [0014]

本発明の請求項4~8に係る発明は、マスタ側として設定された第1の装置とスレーブ側として設定された第2の装置のそれぞれに設けられて、マスタ側から出力される制御信号に基づいて、この第1と第2の装置間で相互に直列データ通信を行うインタフェース回路を、動作許可信号が与えられたときにデータ通信用のクロック信号を生成する発振回路と、このクロック信号が与えられたときに相手側の装置との間で直列データ通信を行う通信機能部と、制御信号を監視して変化があったときに検出信号を出力する検出部と、この検出信号に基づいて動作許可信号の制御を行う処理制御部とで構成している。

[0015]

これにより、次のような作用が行われる。

[0016]

検出部によって制御信号が監視され、その変化が検出されると、この検出部から処理制御部に検出信号が出力される。処理制御部では、検出信号に基づいて発振回路に対する動作許可信号の制御が行われる。これにより、制御信号によってデータ通信が指定されたときに発振回路が動作し、データ通信用のクロック信号が生成されて通信機能部に与えられる。また、データ通信が指定されないときは、発振回路の動作が停止されて通信機能部の動作も停止する。

[0017]

【発明の実施の形態】

[0018]

(第1の実施形態)

図1は、本発明の第1の実施形態を示すUSBインタフェース回路の構成図である。

[0019]

このUSBインタフェース回路はOTG対応のもので、ケーブルを介して相手側の周辺機器に接続するための端子1~5を有している。端子1は、マスタ/スレーブを指定するための信号IDが与えられるもので、接地電位GNDが与えられた時にマスタ、接地電位GNDが与えられていない時には、スレーブが指定されるようになっている。

[0020]

端子2は、データ通信の有無を指定する信号VBUSを送受信するもので、データ通信が行われるときに、マスタ側から"H"の信号VBUSを出力し、スレーブ側では信号VBUSを受信してデータ通信の有無を判定するようになっている。なお、この図では、端子1に対するプルアップ回路と、端子2に対する信号VBUSの出力回路は省略している。

[0021]

端子3は、対向する周辺機器同士に共通する接地電位GNDを伝えるもので、

端子4,5は、周辺機器間のデータ信号D+,D-を送受信するためのものである。

#### [0022]

端子1,2は、検出部10に接続されている。検出部10は、同一構成のノイズ除去回路20a,20bと、2種類の変化検出回路30,40を有している。ノイズ除去回路20a,20bは、それぞれ端子1,2から与えられる信号ID,VBUSの雑音成分を除去し、雑音の無い信号IDC,VBCを出力するものである。

#### [0023]

変化検出回路30は、信号IDCの立ち上がりと立ち下がりの変化を検出して 検出信号IDDを出力するものである。一方、変化検出回路40は、信号VBC の立ち上がりの変化を検出して検出信号VBDを出力するものである。

#### [0024]

ノイズ除去回路20a,20bと変化検出回路30,40には、その動作のために、CR発振回路50から100kHz程度のクロック信号CLKが与えられるようになっている。また、ノイズ除去回路20bから出力される信号VBCは、水晶発振回路60に対する動作許可信号ENBとして与えられるようになっている。

## [0025]

水晶発振回路60は、例えば第1の入力側に動作許可信号ENBが与えられる2入力の否定的論理積ゲート(以下、「NAND」という)61と、このNAND61の出力側と第2の入力側の間で帰還回路を構成する抵抗62,63及びキャパシタ64,65と、発振周波数を規定する水晶振動子66とで構成されている。この水晶発振回路60では、動作許可信号ENBが与えられたときに、周波数48MHz、精度500ppmのクロック信号CKが出力されるようになっている。

#### [0026]

検出部10から出力される検出信号IDD, VBDは、処理制御部70に与えられるようになっている。処理制御部70は、周辺装置全体の制御を行うと共に

、検出信号IDD, VBDに基づいてマスタ/スレーブの切り替えや、データ通信における送受信の切り替え制御を行うものである。

[0027]

一方、水晶発振回路 6 0 から出力されるクロック信号 C K は、通信機能部 8 0 に与えられるようになっている。通信機能部 8 0 は、クロック信号 C K に基づいて、端子 4 , 5 のデータ信号 D + , D - の送受信、送受信データの直列 / 並列変換、及び処理制御部 7 0 との間でのデータ転送等の処理を行うものである。

[0028]

図2 (a) ~ (d) は、図1中の各回路の一例を示す回路図である。

[0029]

ノイズ除去回路20は、図2(a)に示すように、信号ID,VBUSをクロック信号CLKに同期して順次シフトして保持する縦続接続された3段のフリップフリップ(以下、「FF」という)21~23を有している。FF21~23の出力側は、3入力の論理積ゲート(以下、「AND」という)24と、3入力の否定的論理和ゲート(以下、「NOR」という)25に接続されている。更に、AND24とNOR25の出力側は、JK型のFF26の入力端子J,Kに、それぞれ接続されている。そして、FF26の出力側から、信号IDC,VBCが出力されるようになっている。

[0030]

このようなノイズ除去回路20では、信号ID、VBUSがクロック信号CLKに同期してFF21~23に順次シフトして保持される。FF21~23に保持された信号が連続して"H"であれば、AND24の出力信号が"H"となり、FF26がセットされて"H"の信号IDC、VBCが出力される。また、FF21~23に保持された信号が連続して"L"であれば、NOR25の出力信号が"H"となり、FF26がリセットされて"L"の信号IDC、VBCが出力される。これにより、一時的にレベルが変動するような瞬間的な雑音が除去され、雑音の無い安定した信号IDC、VBCが得られるようになっている。

[0031]

変化検出回路30は、図2(b)に示すように、信号IDCをクロック信号C

LKに同期して順次シフトして保持する2段のFF31,32と、これらのFF31,32の出力側に接続された否定的論理和ゲート(以下、「EOR」という)33とで構成されている。これにより、信号IDCが変化したとき、即ち、FF31,32の保持内容が異なるときに、EOR33から"H"の検出信号IDDが出力され、信号IDCが変化しないときには"L"の検出信号IDDが出力されるようになっている。

[0032]

変化検出回路40は、図2(c)に示すように、信号VBCをクロック信号CLKに同期して順次シフトして保持する2段のFF41,42と、これらのFF41,42の出力側に接続された論理ゲート43とで構成されている。論理ゲート43は、FF41,42の出力信号がそれぞれ"H","L"のときにのみ、"H"の信号を出力するものである。これにより、信号VBCが立ち上がったタイミングが検出され、"H"の検出信号VBDが出力されるようになっている。

[0033]

CR発振回路50は、図2(d)に示すように、縦続接続された5個のインバータ51~55と、このインバータ55の出力側とインバータ51の入力側を接続する抵抗56及びキャパシタ57による積分回路を有している。更に、インバータ53の出力側には出力バッファを構成するインバータ58が接続され、このインバータ58の出力側から、100kHz程度の低速のクロック信号CLKが出力されるようになっている。

[0034]

次に、動作を説明する。

[0035]

電源が投入され、図示しないリセット信号によって各部が初期状態に設定されると、処理制御部70による周辺装置全体の処理が開始される。またCR発振回路50が動作を開始して100kHzのクロック信号CLKが検出部10に与えられる。

[0036]

検出部10では、ノイズ除去回路20a,20bによって端子1,2に与えら

れる信号ID、VBUSの雑音が除去され、信号IDC、VBCが生成されて変化検出部30、40にそれぞれ与えられる。また、信号VBCは、動作許可信号ENBとして水晶発振回路60に与えられる。

[0037]

ここで信号IDが"L"であれば、処理制御部70ではマスタ側の周辺装置としての処理を行うように設定される。また、信号IDが"H"であれば、処理制御部70はスレーブ側の周辺装置としての処理を行うように設定される。この信号IDは、周辺装置間を接続するケーブルをつなぎ変えない限り、変化しない。

[0038]

一方、信号VBUSは、マスタ側として設定された周辺装置によって、データ 通信の有無に応じて、随時切り替えられる。

[0039]

信号VBUSが"H"であると、ノイズ除去回路20bから出力される信号VBCも"H"となり、水晶発振回路60の動作が開始される。水晶発振回路60から出力された48MHzのクロック信号CK2は、通信機能部80に与えられる。これにより、通信機能部80が動作状態となり、端子4,5を介して相手側の周辺装置との間で、データ信号D+,D-によるデータ通信が行われる。

[0040]

次に、信号VBUSが"L"に変化すると、ノイズ除去回路20bから出力される信号VBCも"L"となり、水晶発振回路60に対する動作許可信号ENBが"L"となる。これにより、水晶発振回路60のクロック信号CKが停止し、通信機能部80も停止状態となる。

[0041]

更に、信号VBUSが"H"に変化すると、ノイズ除去回路20bから出力される信号VBCも"H"となり、水晶発振回路60に対する動作許可信号ENBが"H"となる。これにより、水晶発振回路60の動作が再開され、クロック信号CKが通信機能部80に与えられる。

[0042]

一方、信号VBCの立ち上りは、変化検出回路40によって検出され、変化検

出信号VBDが処理制御部70に与えられる。これにより、処理制御部70と通信機能部80により、相手側の周辺装置との間でのデータ通信が再開される。このように、信号VBUSの変化に応じて、上記のような動作が繰り返される。

[0043]

以上のように、この第1の実施形態のUSBインタフェース回路では、検出回路10の動作に必要な低速のクロック信号CLKを常時生成するCR発振回路50と、この検出回路10で"H"の信号VBUSが検出された時にのみ、データ通信に必要な高速のクロック信号CKを生成する水晶発振回路60を有している。高周波の水晶発振回路60の消費電流は、例えば3mA程度であり、これに対して低周波のCR発振回路50の消費電流は、例えば8μA程度である。従って、本実施形態によれば、データ通信を行っていない時の消費電力を低減することができるという利点がある。

[0044]

また、信号VBUSのノイズを除去して、ノイズの無い信号VBCを生成する ノイズ除去回路20bを有しているので、信号VBUS上の雑音に影響されずに 安定したデータ通信が可能になるという利点がある。

[0045]

(第2の実施形態)

図3は、本発明の第2の実施形態を示すUSBインタフェース回路の構成図であり、図1中の要素と共通の要素には共通の符号が付されている。

[0046]

このUSBインタフェース回路は、図1中のCR発振回路50を削除すると共に、検出部10に代えてエッジ検出回路90a,90bを設け、処理制御部70 に代えて機能の異なる処理制御部70Aを設けている。

[0047]

エッジ検出回路90a,90bは、それぞれ信号ID,VBUSの変化を検出するもので、回路構成は同一である。

[0048]

例えば、エッジ検出回路90aは、データ端子が"H"に固定され、信号ID

がクロック端子に与えられるFF91を有している。FF91の出力端子はFF 92のクロック端子に接続されると共に、AND94の一方の入力側に接続され ている。FF92の反転出力端子は、このFF92のデータ端子に戻されると共 に、遅延ゲート93を介してAND94の他方の入力側に接続されている。

[0049]

更に、信号IDは、データ端子が"H"に固定されたFF95の反転クロック端子に与えられている。FF95の出力端子はFF96のクロック端子に接続されると共に、AND98の一方の入力側に接続されている。FF96の反転出力端子は、このFF96のデータ端子に戻されると共に、遅延ゲート97を介してAND98の他方の入力側に接続されている。

[0050]

AND94,98の出力側は、NOR99の入力側に接続され、このNOR99の出力側から検出信号IDDが出力されて、処理制御部70Aに与えられるようになっている。また、FF91,92,95,96のリセット端子には、処理制御部70Aからリセット信号RSTが与えられるようになっている。

[0051]

同様に、エッジ検出回路90bには信号VBUSが与えられ、この信号VBUSの変化に応じて検出信号VBDが出力され、処理制御部70Aに与えられるようになっている。

[0052]

一方、制御処理部70Aは、図1中の処理制御部70と同様に周辺装置全体の制御を行うと共に、検出信号IDD、VBDに基づいてマスタ/スレーブの切り替えやデータ送受信の切り替え制御を行うものである。また、処理制御部70Aは、エッジ検出回路90a,90bから与えられる検出信号IDD、VBDに基づいて、水晶発振回路60に対する動作許可信号ENBを制御する機能を有している。その他の構成は、図1と同様である。

[0053]

図4は、図3の動作を示すタイムチャートである。以下、この図4を参照しつ つ、図3における水晶発振回路60の動作を主体に説明する。

#### [0054]

電源投入により、処理制御部70Aから"H"の動作許可信号ENBが出力され、水晶発振回路60の発振動作が開始される。

#### [0055]

図4の時刻T1において、処理制御部70Aから出力されるリセット信号RSTが"L"になると、エッジ検出回路90a,90b内の各FF91,92,95,96はリセットされ、これらの出力信号S91,S95等は"L"となる。出力信号S91,S95等は、リセット信号RSTが解除されて"H"になった後も、そのまま保持される。従って、エッジ検出回路90bの検出信号VBDは"H"であり、処理制御部70Aから、"H"の動作許可信号ENBが継続して出力される。これにより、水晶発振回路60のクロック信号CKが通信機能部80に与えられ、この通信機能部80が動作状態となり、端子4,5を介して相手側の周辺装置との間でデータ通信が行われる。

#### [0056]

時刻T2において、信号VBUSが"L"に変化すると、FF95の出力信号 S95が"H"に変化する。これにより、FF96、遅延ゲート97及びAND 98によるパルス回路で、この遅延ゲート97の遅延時間に相当するパルス幅P Wの信号S98が生成される。信号S98は、NOR99を介して検出信号VB Dとして処理制御部70Aに与えられる。処理制御部70Aでは、検出信号VB Dに基づいて、水晶発振回路60に対する動作許可信号ENBを"L"にする。これにより、水晶発振回路60の動作が停止される。

#### [0057]

時刻T3において、信号VBUSが"H"に変化すると、FF91の出力信号S91が"H"に変化する。これにより、FF92、遅延ゲート93及びAND94によるパルス回路で、この遅延ゲート93の遅延時間に相当するパルス幅PWの信号S94が生成される。信号S94は、NOR99を介して検出信号VBDとして処理制御部70Aに与えられる。処理制御部70Aでは、検出信号VBDに基づいて、水晶発振回路60に対する動作許可信号ENBを"H"にする。これにより、水晶発振回路60の動作が再開される。

[0058]

時刻T4において、処理制御部70Aからリセット信号RSTが出力され、時刻T1と同じ状態にセットされる。以降、端子2の信号VBUSの変化に応じて、上記のような動作が繰り返され、水晶発振回路60の動作が制御される。

[0059]

以上のように、この第2の実施形態のUSBインタフェース回路は、信号VBUSの変化を検出したときに、一定のパルス幅を検出信号VBDを出力するエッジ検出回路90bを有している。これにより、第1の実施形態のように信号VBUSの変化を検出するために低周波のクロック信号CLKを常時発振するためのCR発振回路が不要になり、データ通信を行っていない時の消費電力を、更に低減することができるという利点がある。

[0060]

(第3の実施形態)

図5は、本発明の第3の実施形態を示すUSBインタフェース回路の構成図であり、図1中の要素と共通の要素には共通の符号が付されている。

[0061]

このUSBインタフェース回路は、図1中のCR発振回路50を削除すると共に、検出部10と処理制御部70に代えて機能の異なる検出部10Aと処理制御部70Bを設けている。

[0062]

検出部10Aは、処理制御部70Bから与えられる書込信号WRに従って、同じく処理制御部70Bから与えられる期待値EX1,EX2をそれぞれ保持するFF11,12を有している。FF11の出力側は、比較回路を構成するEOR13に接続され、端子1に入力される信号IDと比較されるようになっている。また、FF12の出力側は、比較回路を構成するEOR14に接続され、端子2に入力される信号VBUSと比較されるようになっている。EOR13,14から出力される検出信号IDD,VBDは、処理制御部70Bに与えられるようになっている。

[0063]

処理制御部70Bは、図1中の処理制御部70と同様に周辺装置全体の制御を行うと共に、検出信号IDD、VBDに基づいてマスタ/スレーブの切り替えやデータ送受信の切り替え制御を行うものである。また、処理制御部70Bは、検出部10Aから与えられる検出信号IDD、VBDに基づいて、水晶発振回路60に対する動作許可信号ENBを制御する機能を有している。更に、処理制御部70Bは、信号ID、VBUSの次の変化検出に備えて、検出部10A内のFF11、12の内容を書き替えるための書込信号WRと期待値EX1、EX2を出力する機能を有している。その他の構成は、図1と同様である。

[0064]

図6は、図5の動作を示すタイムチャートである。以下、この図6を参照しつ つ、図5における水晶発振回路60の動作を主体に説明する。

[0065]

電源投入により、処理制御部70Bから"H"の動作許可信号ENBが出力され、水晶発振回路60の発振動作が開始される。

[0066]

図6の時刻T11において、処理制御部70Bから出力されるリセット信号RSTが"L"になると、FF11,12から出力される信号S11,S12は"L"となり、このリセット信号RSTが解除されて"H"になった後も、そのまま保持される。この時、信号VBUSが"H"であれば、EOR14から出力される検出信号VBDは"H"であり、処理制御部70Bから、"H"の動作許可信号ENBが継続して出力される。これにより、水晶発振回路60のクロック信号CKが通信機能部80に与えられ、この通信機能部80が動作状態となり、端子4,5を介して相手側の周辺装置との間でデータ通信が行われる。

[0067]

時刻T12において、端子2の信号VBUSが"L"に変化すると、EOR14から出力される検出信号VBDが"L"になる。これにより、処理制御部70Bでは、データ通信の停止に応じた処理が行われる。

[0068]

時刻T13において、処理制御部70Bから次の期待値EX2としての"H"

と共に、"L"の書込信号WRが出力される。

[0069]

そして、時刻T14における書込信号WRの立ち上がりにより、FF12に期待値EX2が保持され、信号S12は"H"となる。これにより、EOR14から出力される検出信号VBDは"H"に戻る。更に、処理制御部70Bから水晶発振回路60を停止させるために、"L"の動作許可信号ENBが出力される。これにより、水晶発振回路60のクロック信号CKが停止し、通信機能部80も停止状態となる。

[0070]

時刻T15において、信号VBUSが"H"に変化すると、EOR14から出力される検出信号VBDが"L"になる。これにより、処理制御部70Bでは、データ通信の開始に応じた処理が行われ、"H"の動作許可信号ENBが出力される。これにより、水晶発振回路60の動作が再開され、クロック信号CKが通信機能部80に与えられる。そして、通信機能部80が動作状態となり、端子4,5を介して相手側の周辺装置との間でデータ通信が再開される。

[0071]

時刻T16において、処理制御部70Bから次の期待値EX2としての"L"と共に、"L"の書込信号WRが出力される。

[0072]

そして、時刻T17における書込信号WRの立ち上がりにより、FF12に期待値EX2が保持され、信号S12は "L"となる。これにより、EOR14から出力される検出信号VBDは "H"に戻る。

[0073]

以降、端子2の信号VBUSの変化に応じて、上記のような動作が繰り返され、水晶発振回路60の動作が制御される。

[0074]

以上のように、この第3の実施形態のUSBインタフェース回路では、処理制御部70Bによって書き込まれた期待値EX2と信号VBUSを比較することによって、この信号VBUSの変化を検出する検出部10Aと、この検出部10A

の検出信号VBDに基づいて水晶発振回路60の動作を制御する処理制御部70 Bを有している。これにより、第2の実施形態と同様の利点がある。

[0075]

(第4の実施形態)

図7は、本発明の第4の実施形態を示すUSBインタフェース回路の構成図であり、図5中の要素と共通の要素には共通の符号が付されている。

[0076]

このUSBインタフェース回路は、図5中の処理制御部70Bに代えて処理内容が若干異なる処理制御部70Cを設けたものである。即ち、処理制御部70Cは検出部10Aに対して書込信号WRを出力する機能が削除されている。そして、検出部10AのFF11,12のクロック端子Cには、水晶発振回路60からクロック信号CKが与えられるようになっている。その他の構成は、図5と同様である。

[0077]

図8は、図7の動作を示すタイムチャートである。以下、この図8を参照しつつ、図7における水晶発振回路60の動作を主体に説明する。

[0078]

電源投入により、処理制御部70Cから"H"の動作許可信号ENBが出力され、水晶発振回路60の発振動作が開始される。

[0079]

図8の時刻T21において、処理制御部70Cから出力されるリセット信号RSTにより、FF11,12から出力される信号S11,S12は"L"となる。この時、信号VBUSが"H"であれば、EOR14から出力される検出信号VBDは"H"であり、処理制御部70Cから、"H"の動作許可信号ENBが継続して出力される。これにより、水晶発振回路60の動作は継続される。

[0080]

時刻T22において、端子2の信号VBUSが"L"に変化すると、EOR1 4から出力される検出信号VBDが"L"になる。これにより、処理制御部70 Cでは、データ通信の停止に応じた処理が行われる。 [0081]

時刻T23において、処理制御部70Cから次の期待値EX2として"H"が出力される。これにより、時刻T24におけるクロック信号CKの立ち上がりにより、FF12に期待値EX2が保持され、信号S12は"H"となり、EOR14から出力される検出信号VBDは"H"に戻る。更に、処理制御部70Cから水晶発振回路60を停止させるために、"L"の動作許可信号ENBが出力される。これにより、水晶発振回路60の動作が停止する。

[0082]

時刻T25において、信号VBUSが"H"に変化すると、EOR14から出力される検出信号VBDが"L"となり、処理制御部70Cから"H"の動作許可信号ENBが出力され、水晶発振回路60の動作が再開される。

[0083]

時刻T26において、処理制御部70Cから次の期待値EX2として"L"が出力される。これにより、時刻T27におけるクロック信号CKの立ち上がりにより、FF12に期待値EX2が保持され、信号S12は"L"となる。これにより、EOR14から出力される検出信号VBDは"H"に戻る。

[0084]

以降、端子2の信号VBUSの変化に応じて、上記のような動作が繰り返され、水晶発振回路60の動作が制御される。

[0085]

以上のように、この第4の実施形態のUSBインタフェース回路では、第3の 実施形態と同様の利点がある。

[0086]

(第5の実施形態)

図9は、本発明の第5の実施形態を示す検出部の構成図である。

[0087]

この検出部10Bは、図7中の検出部10Aに代えて設けられるもので、検出部10Aの前段にノイズ除去回路100a, 100bを付加したものである。ノイズ除去回路100a, 100bは、それぞれ信号ID, VBUSのノイズを除

去するもので、回路構成は同一である。

[0088]

ノイズ除去回路100aは、信号IDと遅延ゲート101で遅延された信号IDが与えられるAND102と、この信号IDと遅延ゲート103で遅延された信号IDが与えられる論理和ゲート(以下、「OR」という)104を有している。

[0089]

AND102の出力側は、論理ゲート105の第1の入力側に接続されている。論理ゲート105は、第1の入力側に"H"が入力され、第2の入力側に"L"が入力されたときにのみ、"H"を出力するもので、この第2の入力側に、FF11から出力される信号S11が期待値として与えられる。また、OR104の出力側は、AND106の第1の入力側に接続され、このAND106の第2の入力側には、信号S11が期待値として与えられる。

[0090]

論理ゲート105とAND106の出力側は、OR107の入力側に接続され、このOR107の出力側にノイズが除去された信号IDが出力されて、NOR13に与えられるようになっている。

[0091]

このノイズ除去回路100aでは、期待値(S11)が"L"の時、遅延ゲート101の遅延時間よりも短い"L"の入力パルスは、この遅延ゲート101、AND102及び論理ゲート105によって除去されるようになっている。また、期待値が"H"の時には、"H"の入力パルスは、パルス幅に関係なくOR104とAND105によって検出されるようになっている。これにより、ノイズによって、誤って水晶発振回路60の動作が停止されることが防止される。

[0092]

その他の構成及び動作は、第4の実施形態と同様である。

[0093]

以上のように、この第5の実施形態の検出部10Bは、信号ID, VBUSに 重畳された短時間の"L"の雑音を除去するノイズ除去回路100a, 100b を有している。これにより、ノイズによる誤動作を防止することができるという 利点がある。

[0094]

なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この 変形例としては、例えば、次のようなものがある。

[0095]

(a) OTG機能を有するUSBインタフェース回路について説明したが、データ通信の有無を指定する制御信号に基づいて、通信用のクロック信号を生成する発振回路を有するインタフェース回路に適用することができる。

[0096]

(b) ノイズ除去回路、変化検出回路、検出部、エッジ検出回路、及び発振回路等の各回路の具体的構成は、例示したものに限定されない。

[0097]

【発明の効果】

以上詳細に説明したように、第1~第3の発明によれば、第2の発振回路で生成される低周波の第2のクロック信号によって制御信号を検出する検出部と、この制御信号によってデータ通信が指定されたときに、データ通信用の第1のクロック信号を生成して通信機能部に与える第1の発振回路を有している。これにより、非通信時に第1の発振回路と通信機能部の動作が停止されるので、非通信時の消費電力を低減することができる。

[0098]

第4~第8の発明によれば、制御信号の変化を検出する検出部と、この制御信号の変化に基づいて発振回路に対する動作許可信号の制御を行う処理制御部を有している。これにより、非通信時には発振回路と通信機能部の動作が停止されるので、非通信時の消費電力を更に低減することができる。

#### 【図面の簡単な説明】

【図1】

本発明の第1の実施形態を示すUSBインタフェース回路の構成図である。

【図2】

図1中の各回路の一例を示す回路図である。

【図3】

本発明の第2の実施形態を示すUSBインタフェース回路の構成図である。

【図4】

図3の動作を示すタイムチャートである。

【図5】

本発明の第3の実施形態を示すUSBインタフェース回路の構成図である。

【図6】

図5の動作を示すタイムチャートである。

【図7】

本発明の第4の実施形態を示すUSBインタフェース回路の構成図である。

【図8】

図7の動作を示すタイムチャートである。

【図9】


本発明の第5の実施形態を示す検出部の構成図である。

【符号の説明】

- 10 検出部
- 20,100 ノイズ除去回路
- 30,40 変化検出回路
- 50 CR発振回路
- 60 水晶発振回路
- 70 処理制御部
- 80 通信機能部
- 90 エッジ検出回路


【書類名】 図面

【図1】




本発明の第1の実施形態のUSBインタフェース回路

【図2】




## 【図3】




本発明の第2の実施形態のUSBインタフェース回路







【図5】




本発明の第3の実施形態のUSBインタフェース回路 【図6】




【図7】



本発明の第4の実施形態のUSBインタフェース回路 【図8】





本発明の第5の実施形態の検出部

【書類名】 要約書

【要約】

【課題】 USB・OTG等のインタフェース回路の低消費電力化を図る。

【解決手段】 CR発振回路50で生成された低周波のクロック信号CLKに従い、検出部10で信号VBUSの雑音除去と検出が行われて検出信号VBDが処理制御部70に与えられる。検出部10で検出された信号VBCは、更に動作許可信号ENBとして水晶発振回路60に与えられる。これにより、信号VBUSでデータ通信が指定されている時、水晶発振回路60が動作して高周波のクロック信号CKが通信機能部80に供給され、データ通信が行われる。非通信のときは動作許可信号ENBが与えられず、水晶発振回路60は停止する。CR発振回路60の消費電力は小さいので、非通信時の消費電力を低減できる。

【選択図】 図1

### 出願人履歴情報

識別番号

[000000295]

1. 変更年月日

1990年 8月22日

[変更理由]

新規登録

住 所

東京都港区虎ノ門1丁目7番12号

氏 名

沖電気工業株式会社

## 特2002-275787

## 出願人履歴情報

識別番号

[591049893]

1. 変更年月日

1999年 6月17日

[変更理由]

名称変更

住 所

宮崎県宮崎郡清武町大字木原7083番地

氏 名

株式会社 沖マイクロデザイン